JEDEC发布LPDDR6新标准提升内存性能
发布情况
IT之家7月10日消息,JEDEC固态技术协会7月9日发布JESD209 - 6,即最新的低功耗双倍数据速率6(LPDDR6)标准。早在2024年3月就有消息称JEDEC预计在2024年第三季度最终确定下一代LPDDR6标准的规格,如今标准正式发布。
新标准的提升方面
性能提升
架构与操作灵活性:为支持人工智能应用及其他高性能工作负载,LPDDR6采用双子通道架构,在保持32字节小访问粒度的同时实现灵活操作。每颗芯片含2个子通道,每个子通道有12条数据信号线(DQs),以优化通道性能;每个子通道包含4条命令/地址(CA)信号,经优化减少焊球数量并提高数据访问速度。
存储体资源利用率:具备静态效率模式,旨在支持大容量内存配置并最大化存储体资源利用率。
数据访问灵活性:支持灵活的数据访问,支持实时突发长度控制,可实现32B和64B访问;动态写入NT - ODT(非目标片上终端),使内存能根据工作负载需求调整ODT,提升信号完整性。
速率与带宽:LPDDR6的最低速率为10.667Gbps,等同于LPDDR5X的最高速率,远高于LPDDR5的6.7Gbps,最高速率达到14.4Gbps,是常见LPDDR5X规格的几乎两倍。还采用全新的24位宽通道(由两个12位子通道组成)设计,使得带宽最高可达38.4GB/秒,与LPDDR5相比,实际带宽在每个时钟周期内增加了约33%。
能效提升
供电设计:为满足不断增长的能效需求,与LPDDR5相比,LPDDR6采用更低电压和低功耗的VDD2供电,并强制要求VDD2采用双电源设计。
节能特性:采用交替时钟命令输入,提升性能与效率;具备低功耗动态电压频率调节(DVFSL),在低频运行时降低VDD2电压,减少功耗。
安全性与可靠性提升
数据完整性支持:具有每行激活计数(PRAC),支持DRAM数据完整性。
隔离元模式:定义隔离元模式,通过为关键任务分配特定内存区域,提升整体系统可靠性。
错误检测能力增强:能够支持命令/地址(CA)奇偶校验、错误清理以及内存内置自测试(MBIST),增强错误检测能力和系统可靠性。
新标准的意义
JEDEC称,新版JESD209 - 6 LPDDR6标准是内存技术的重大进步,JESD209 - 6旨在显著提升多种应用场景(包括移动设备和人工智能)的内存速度与效率,能更好地适应未来的AI计算需求,在AIPC上的表现要远优于现有的内存标准。此外,LPDDR6还改善了LPDDR5不可升级性的问题,将CAMM2作为其内存标准,支持模块化设计,除了支持更高的数据传输速率和更低的内存延迟,在AI应用方面的表现也明显优于旧标准